Пошаговый процесс производства интегральных схем

Понимание того, как производятся ИС, важно, поскольку производство чипов влияет на скорость, энергетическую эффективность, стоимость и надежность электронных продуктов. Меньшие технологические узлы могут улучшать производительность, но они также усложняют производство из-за утечек тока, плотности тепла, ошибок наложения и дефектов на наноуровне. Эта статья обсудит, как шаг за шагом создаются интегральные схемы, почему важен каждый процесс и как современные полупроводниковые технологии поддерживают современные передовые электронные устройства.

Каталог

Передний и задний концевая полупроводниковая промышленность

Передняя линия (FEOL) и задняя линия (BEOL) — это два основных этапа производства полупроводников. FEOL сосредоточен на создании активных устройств на кремниевой пластине, особенно транзисторов, которые выполняют переключение и обработку сигналов. Этот этап включает подготовку пластин, оксидирование, фотолитографию, травление, ионную имплантацию и изготовление транзисторов. Поскольку FEOL строит сами транзисторы, он напрямую влияет на производительность чипа, потребление энергии, скорость переключения и плотность транзисторов.

BEOL сосредоточен на соединении этих транзисторов в функциональные схемы. Во время этого этапа создаются несколько слоев соединений для маршрутизации сигналов и распределения питания по всему чипу. Хотя BEOL не создает транзисторы, он играет важную роль в целостности сигнала, доставке энергии, управлении теплом и общей надежности устройства.

После завершения BEOL пластина переходит к тестированию, упаковке и финальной сборке. Эти финальные этапы проверяют функциональность чипа, защищают полупроводниковую кристаллу и подготавливают устройство для установки в электронные продукты.

Пошаговый процесс производства ИС

Производство пластин

Производство пластин — это отправная точка для фактического производства полупроводников. Пластина служит базовой платформой, на которой одновременно производятся тысячи интегральных схем.

Рост кристаллов

Рост кристаллов — это первый значительный шаг в превращении очищенного кремния в пригодную для использования полупроводниковую пластину. Как показано на изображении, крайне чистый поликремний плавится внутри кварцевого тигля с использованием обогревателя с высокой температурой. Маленький кристалл-затравка затем опускается в расплавленный кремний и медленно вытягивается вверх, вращаясь. Этот контролируемый процесс вытягивания образует один непрерывный кристаллический структуру, известную как монокристаллический кремний.

Этот метод называется процессом Кзожральского (CZ), и он широко используется в производстве полупроводниковых пластин, поскольку может производить крупные, качественные кремниевые слитки. Во время роста кристаллов могут добавляться тщательно контролируемые примеси, такие как бор, фосфор, мышьяк или сурьма, чтобы изменить электрические свойства кремния. Это важно, поскольку пластина должна иметь правильную проводимость перед началом производства транзисторов.

Конечным результатом является крупный цилиндрический кремниевый слиток, который позже можно нарезать на тонкие пластины. Современные полупроводниковые фабрики обычно используют пластины диаметром 200 мм и 300 мм, в то время как технологии 450 мм остаются ограниченными из-за затрат и трудностей производства. Для некоторых полупроводниковых устройств высокой мощности также может использоваться кремний Float-Zone (FZ), поскольку он предлагает очень низкие уровни примесей и отличное электрическое качество.

Нарезка пластин и подготовка поверхности

После роста кристаллов цилиндрический кремниевый слиток нарезается на тонкие круглые пластины с помощью прецизионных проволочных пил. Как показано на изображении, эти пластины имеют различные диаметры и должны иметь очень гладкую, чистую иuniform поверхность, прежде чем они смогут перейти к следующим этапам производства полупроводников. Узорачатая пластина на фоне также показывает, как подготовленная пластина впоследствии становится основанием для множества отдельных ИС-диодов.

После нарезки каждая пластина проходит обработку краев, шлифовку поверхности, химическую травку, полировку, очистку и инспекцию на дефекты. Обработка краев удаляет острые углы, которые могут треснуть во время обработки, в то время как шлифовка поверхности создает ультрагладкую поверхность, необходимую для точной фотолитографии. Химическая очистка и инспекция на дефекты помогают удалить частицы, царапины и повреждения поверхности, которые могут снизить выход продукции.

Этот этап подготовки важен, потому что даже небольшой дефект на поверхности может повлиять на формирование транзисторов в последующих процессах. Правильно нарезанная, отполированная и проверенная пластина обеспечивает стабильную основу, необходимую для окисления, осаждения, фотолитографии, травления и других продвинутых этапов производства ИС.

Процесс осаждения

Осаждение — это процесс добавления очень тонких слоев материала на поверхность пластины. Как показано на изображении, осаждение может происходить различными методами, в зависимости от того, образуется ли материал в результате химической реакции или переносится из твердого источника. Эти осажденные слои могут позже стать изолирующими пленками, полупроводниковыми слоями, барьерными слоями или металлическими соединительными материалами, используемыми в структуре ИС.

Эпитаксиальное осаждение

Эпитаксиальное осаждение — это специальный тип осаждения, используемый для роста высококачественного кристаллического кремниевого слоя на поверхности кремниевой пластины. В отличие от общего покрытия пленкой, новый слой следует кристаллической структуре пластины, находящейся под ним. Это улучшает качество пластины, снижает плотность дефектов и помогает создать лучшую электрическую изоляцию и производительность транзисторов. Хотя на изображении в основном сравниваются CVD и PVD, эпитаксиальный рост часто связан с процессами на основе CVD, потому что материалы в газовой фазе могут быть использованы для роста контролируемых кремниевых слоев на поверхности пластины.

Химическое паровое осаждение (CVD)

Химическое паровое осаждение, или CVD, использует материалы в газовой фазе для формирования тонкой пленки на пластине. На изображении материалы B и C реагируют друг с другом, чтобы создать материал A, который затем осаждается на поверхность пластины. Это хороший способ понять CVD: осажденный слой не просто распыляется на пластину, а формируется в результате химической реакции рядом или на поверхности пластины.

CVD широко используется для осаждения диоксида кремния, нитрида кремния, поликремния и диэлектрических материалов. Эти пленки важны для изоляции, защиты, структур транзисторов и позже для этапов паттернирования. В передовом производстве полупроводников также используется атомное слойное осаждение, или ALD, когда требуются чрезвычайно тонкие и равномерные слои, особенно в технологических узлах ниже 10 нм.

Физическое паровое осаждение (PVD)

Физическое паровое осаждение, или PVD, работает иначе, чем CVD. Как показано на правой стороне изображения, ионный луч ударяет по твердому исходному материалу, вызывая отделение частиц от цели через разбрызгивание. Эти частицы затем перемещаются к пластине и образуют тонкую пленку на ее поверхности.

PVD обычно используется для осаждения металлов, включая алюминий, медь, барьерные слои и затворные слои. Более старые процессы ИС часто использовали алюминиевые соединения, в то время как многие современные чипы используют медь, так как она имеет более низкое электрическое сопротивление и поддерживает более быструю передачу сигналов. На очень современных узлах также изучаются такие материалы, как кобальт и рутений, поскольку медь становится труднее эффективно использовать при чрезвычайно малых размерах.

Термальное окисление

Термальное окисление образует слой диоксида кремния (SiO₂) непосредственно на поверхности кремниевой пластины. Этот оксидный слой широко используется для изоляции, структур затворов транзисторов, защиты поверхности и изоляции устройств. Как показано на изображении, сухое окислениеproduces высокий качественный оксид с отличным контролем толщины, что делает его подходящим для тонких диэлектрических затворов. Влажное окисление быстрее формирует оксид и обычно используется, когда требуются более толстые слои оксида.

Толщина оксида напрямую влияет на производительность транзисторов, утечку тока, потребление энергии и долгосрочную надежность. Если оксид становится слишком тонким, утечка тока и эффекты квантового туннелирования могут значительно увеличиться. Для решения этих проблем современные полупроводниковые узлы часто используют диэлектрические материалы с высоким диэлектрическим проницаемостью, такие как оксид гафния (HfO₂), которые обеспечивают надежное управление затвором при снижении утечек тока в наномасштабных транзисторах.

Фотолитография

Фотолитография переносит микроскопические схемы на поверхностьwafer. Это широко считается наиболее критическим шагом в производстве полупроводников, поскольку он определяет размер транзисторов и плотность чипов.

Процесс начинается с покрытияwaferфотоприемником. Ультрафиолетовый свет проходит через фотомаску с дизайном схемы, обнажая выбранные области фотоприемника. После проявления оставшийся рисунок направляет последующие процессы травления и имплантации.

Современное производство полупроводников использует литографию с экстремальным ультрафиолетом (EUV) для передовых узлов, таких как 7 нм, 5 нм, 3 нм и более.

Множественное паттернирование также используется для создания элементов, которые меньше или плотнее, чем может легко произвести одно экспонирование литографией. Распространенные методы включают двойное паттернирование, самоподдерживающееся двойное паттернирование (SADP) и самоподдерживающееся четырёхкратное паттернирование (SAQP). Эти техники разбивают или умножают узоры по нескольким процессам, улучшая плотность и точность узоров. Даже с литографией EUV многообразное паттернирование остается важным для передового производства полупроводников.

Почему более мелкие узлы более сложны

Поскольку узлы полупроводников уменьшаются, производство становится значительно сложнее из-за:

• квантового туннелирования

• ограничений точности наложения

• неровности краев линий

• стохастических дефектов

• увеличенного токового утечки

• более высокой плотности тепла

Меньшие транзисторы улучшают производительность и эффективность энергии, но они также требуют гораздо более точных литографических систем и более строгого контроля процесса.

Системы с высоким NA EUV теперь внедряются для поддержки будущего производства полупроводников на 2 нм и 1 нм. Эти системы могут стоить сотни миллионов долларов каждая.

Процесс травления

Травление - это процесс, который переносит рисунок фотолитографии в настоящие материалыwafer. После формирования рисунка фотоприемника травление удаляет обнаженные части тонких пленок, таких как диоксид кремния, нитрид кремния, полисиликон или металлические слои. Этот шаг позволяет схеме стать частью структурыwafer, а не оставаться только на слое фотоприемника.

Современное производство полупроводников в основном использует плазменно-основное сухое травление, поскольку оно обеспечивает лучший контроль для очень маленьких элементов. В отличие от мокрого химического травления, сухое травление может удалять материалы более направленно, что помогает создавать более резкие узоры и более вертикальные боковые стены. Эта точность важна в продвинутых ИС, где даже небольшая ошибка в узоре может повлиять на производительность транзисторов, ток утечки или выход продукта.

Распространенные методы передового травления включают реактивное ионное травление (RIE), индуктивное связанное плазменное (ICP) травление и травление атомных слоев (ALE). RIE сочетает химические реакции с ионным бомбардировкой для точного удаления материала, в то время как травление ICP обеспечивает высокую плотность плазмы для более быстрого и контролируемого удаления материала. ALE удаляет материал слоями с очень высокой точностью, что делает его полезным для передовых устройств FinFET и структуры транзисторов Gate-All-Around, где требуется наноразмерная точность.

Имплантация ионов

Имплантация ионов - это процесс добавления контролируемых легирующих веществ в выбранные области кремниевойwafer для создания P-типных и N-типных областей. Легирующие вещества, такие как бор, фосфор и мышьяк, имплантируются вwafer с высокой точностью, чтобы транзистор мог должным образом контролировать ток. Этот шаг влияет на скорость транзистора, напряжение порога, ток утечки, энергоэффективность и долговечность, поэтому даже небольшие ошибки в размещении или дозе легирующих веществ могут снизить выход и производительность чипа.

Формирование затвора и производство транзисторов

Формирование затвора и производство транзисторов создают активные устройства, которые выполняют операции переключения внутри интегральной схемы. После фотолитографии, травления и имплантации ионов формируются диэлектрик затвора и электрод затвора для управления потоком тока между источником и стоком. Затем структура затвора паттернизируется, после чего формируются области источника и стока с помощью дополнительных процессов имплантации.

Поскольку размеры транзисторов продолжают уменьшаться, производители полупроводников используют продвинутые структуры, такие как FinFET и транзисторы Gate-All-Around (GAA), для улучшения управления затвором, уменьшения тока утечки и повышения производительности. После производства наwaferсодержится миллиарды транзисторов, но их все еще необходимо соединять через множество металлических слоев для создания полных электронных схем.

Термическая обработка (отжиг)

Тепловая обработка, особенно отжиг, обычно выполняется после ионной имплантации для активации внедренных легирующих веществ. Во время имплантации атомы легирующих веществ помещаются в выбранные области вафера, но они могут не сразу занимать правильные кристаллические позиции. Отжиг использует контролируемое тепло для перемещения этих легирующих веществ в активные сайты в кристаллической решетке кремния, что позволяет им правильно изменять электрическое поведение областей транзисторов.

Быстрая тепловая обработка (RTP) и быстрый тепловой отжиг (RTA) широко используются, поскольку они нагреваютwafer на короткое время при высокой температуре. Это активирует легирующие вещества, ограничивая нежелательную диффузию легирующих веществ, что важно для поддержания малых и точных характеристик транзисторов. Тепловая обработка также может восстановить кристаллические повреждения, связанные с имплантацией, улучшить качество пленок, поддержать механическое напряжение и повысить стабильность материалов перед следующими этапами изготовления транзисторов.

Химико-механическая полировка (CMP)

Химико-механическая полировка или CMP используется для выравнивания поверхности вафера после осаждения и структурирования. Это важно, поскольку современные ИС содержат множество слоев, и неровная поверхность может сделать последующие шаги фотолитографии неточными. CMP использует полировочные подушки и химические суспензии для удаления избытка материала и создания гладкой, ровной поверхности для следующего процесса.

CMP особенно важен для медных взаимосвязей, структур с двойным дамаскином и многоуровневой маршрутизации. Однако его необходимо тщательно контролировать, поскольку он также может вызвать дефекты, такие как углубления, эрозия и царапины на поверхности. Если эти дефекты не будут должным образом управляться, они могут снизить выход чипов, повлиять на надежность и создать проблемы на следующих этапах производства.

Металлизация и формирование взаимосвязей

После завершения изготовления транзисторов формируются металлические структуры взаимосвязей, чтобы электрически соединить миллиарды транзисторов.

Современные полупроводниковые чипы используют несколько слоев медной маршрутизации, соединенных через микроскопические vias.

Процесс дамаскина

Процесс дамаскина создает канавки и vias внутри диэлектрических материалов, затем заполняет их медью. Избыток меди удаляется с помощью CMP.

Барьерные слои

Барьерные металлы предотвращают диффузию меди в окружающие полупроводниковые материалы. Без этих слоев загрязнение медью может повредить структуры транзисторов.

RC задержка и электромиграция

По мере уменьшения размеров взаимосвязей производители полупроводников сталкиваются с серьезными проблемами, включая:

• RC задержка сигнала

• электромиграция

• генерация тепла

• проблемы с целостностью сигнала

Современные технологии маршрутизации BEOL критически важны для поддержания производительности высокоскоростных процессоров.

Метrologiewafer

Метrologiewafer измеряет критические размеры и физические характеристики на протяжении всего процесса производства полупроводников, чтобы убедиться, что каждый процесс соответствует проектным спецификациям. Обычные измерения включают толщину пленки, критический размер (CD), выравнивание наложения и поверхность топографии. Эти измерения помогают инженерам удостовериться, что осажденные слои, структурированные элементы и выравнивание литографии остаются в пределах крайне узких допусков. Современные системы метологии могут измерять элементы меньше 10 нм, сохраняя при этом высокую производительность, необходимую для передового производства полупроводников.

Инспекция вафера

Инспекция вафера используется для выявления дефектов, которые могут снизить выход и повлиять на надежность устройства. Инспекционные системы ищут частицы, царапины, загрязнение и дефекты узоров, которые могут возникнуть во время производства. Инспекция без узоров сосредоточена на голых ваферах и неструктурированных поверхностях, в то время как инспекция с узорами исследует элементы цепей после литографии и травления. Современные инструменты инспекции используют оптические и электронные технологии для обнаружения крайне мелких дефектов, позволяя производителям выявлять проблемы до того, как они повлияют на большое количество чипов.

Тестирование пробы вафера

Тестирование пробы вафера электрически тестирует каждый чип перед упаковкой.

Тонкие как волосы зонда касаются площадок чипа, чтобы проверить функциональность цепи и электрические характеристики. Дефектные чипы выявляются до упаковки для снижения производственных затрат.

Аналитика на основе ИИ все чаще используется для выявления систематических производственных проблем и улучшения общего выхода.

Упаковка и сборка

Упаковка и сборка защищают законченный чип и соединяют его с внешними цепями. Упаковка защищает чип от повреждений, влаги, загрязнения и тепла, позволяя его установить на печатной плате.

Традиционные методы упаковки включают контактное соединение, основание, BGA, QFN и упаковку flip-chip. Эти методы по-прежнему широко используются в потребительской электронике, промышленном оборудовании, автомобильных системах и устройствах связи, поскольку они надежны и экономичны.

Передовая упаковка теперь важна для процессоров ИИ, графических процессоров (ГП) и устройств высокопроизводительных вычислений. Технология чиплетов объединяет несколько меньших кристаллов в одном пакете для повышения выхода и позволяет различным технологиям работать вместе. Упаковка 2.5D размещает несколько кристаллов на кремниевом интерпозере для более быстрой связи. Упаковка 3D складывает кристаллы вертикально, используя черезкремниевые vias (TSV), чтобы увеличить плотность соединений и уменьшить размер упаковки. Гибридное соединение напрямую соединяет медные и диэлектрические слои, позволяя создавать очень тонкие соединения для более быстрых и эффективных чипов.

Заключение

Понимание процесса производства интегральных схем дает ценное представление о том, как создаются современные процессоры, запоминающие устройства, датчики и коммуникационные чипы. От простого кремниевого подложки до готового полупроводникового устройства каждая стадия играет важную роль в обеспечении электронных продуктов, которые питают современный цифровой мир.

Часто задаваемые вопросы [FAQ]

1. Почему фотолитография считается самым критичным этапом в производстве полупроводников?

Фотолитография определяет размер и расстояние между транзисторными структурами на подложке. Меньшие и более точные узоры позволяют достичь большей плотности транзисторов, более высокой скорости обработки и лучшей энергоэффективности. Даже небольшая ошибка выравнивания или экспозиции может уменьшить выход или повлиять на производительность чипа.

2. Почему современные полупроводниковые узлы, такие как 3 нм и 2 нм, сложнее производить?

Меньшие узлы требуют крайне точного контроля процесса, так как транзисторные структуры становятся настолько маленькими, что такие проблемы, как квантовый туннелирование, утечка тока, ошибки наложения и плотность тепла становятся сложнее управлять. Современные узлы также сильно зависят от литографии с экстремальным ультрафиолетом (EUV) и дорогостоящего оборудования для производства.

3. Как термическое окисление влияет на производительность и надежность MOSFET?

Термическое окисление образует слой оксида кремния, который контролирует переключение транзисторов. Если слой оксида слишком толстый, скорость транзистора уменьшается, но если он становится слишком тонким, может возникнуть утечка тока и пробой затвора. Правильный контроль оксида критически важен для баланса между скоростью, энергетической эффективностью и надежностью.

4. Почему медь широко используется в современных полупроводниковых соединениях вместо алюминия?

У меди более низкое электрическое сопротивление, чем у алюминия, что позволяет быстрее передавать сигналы и снижает потери мощности в современных чипах. Однако медь также требует барьерных слоев и более сложных процессов производства, так как она может диффундировать в окружающие полупроводниковые материалы.

5. Почему полупроводниковые предприятия используют исключительно чистую среду во время производства?

Современные транзисторные структуры измеряются в нанометрах, поэтому даже микроскопические частицы пыли или загрязнения могут повредить узоры схем и снизить выход продукции. Чистые комнаты помогают контролировать частицы, влажность, температуру и химическое загрязнение на протяжении всего процесса производства.

6. Как внедрение ионов улучшает производительность транзисторов в интегральных схемах?

Внедрение ионов вводит контролируемые легирующие вещества в подложку для создания P-типов и N-типов областей. Этот процесс непосредственно влияет на скорость переключения транзисторов, пороговое напряжение, утечку тока и энергоэффективность, что делает точный контроль легирующих веществ необходимым для надежной работы ИС.

7. Почему современные процессоры ИИ сильно полагаются на современные технологии упаковки?

Чипы ИИ генерируют огромные объемы данных и тепла, поэтому современные технологии упаковки, такие как чиплеты, упаковка 2.5D, 3D-складирование и гибридное соединение, помогают улучшить пропускную способность, скорость сигнала, энергоснабжение и управление теплом.